Aprile è stato un mese di consolidamento, ma ha visto anche seri miglioramenti. Soprattutto verso fine del mese sono stati fatti passi in avanti ed abbiamo fatto diversi scoperte, ed è per questo che questo è un breve aggiornamento. C’è molto lavoro in arrivo, ed il tempo è meglio speso per completarlo.

Andremo più a fondo nella natura delle scoperte nel nostro prossimo aggiornamento, quando saremo stati in grado di esplorare e verificare la loro natura.

Ict

Questo mese è stato in gran parte speso per ripulire l’ultima versione e correggere alcuni bug. Lukas ha anche aggiornato i file di documentazione per rispecchiare le ultime modifiche.

IXI

Tutti i moduli IXI comunicano ora con Ict e tra loro attraverso il modello AEE. Benoit ha lavorato duramente su serialization.IXI, che ora ha la sua prima incarnazione stabile. Samuel ha lavorato di più su graph.IXI e su timestamping.IXI ed ha iniziato weighingIXI. Lukas ha creato ec.IXI, che ora contiene il componente Economic Clustering per l’Ict.

FPGA

Abbiamo un novo alleato nella sotto-squadra FPGA. Thomas Serbis (Serbeastio su Discord) è entrato a far parte del team come ingegnere progettista FPGA a tempo pieno. Questo dovrebbe finalmente dare a Donald un po’ di meritato sollievo.

Per il resto c’è stato molto movimento sul fronte dell’FPGA. Siamo giunti a diverse importanti intuizioni e stiamo per intraprendere un percorso che creerà 3 (!!!) implementazioni separate di esecuzione del codice trinario su hardware binario esistente. Sarà interessante confrontare queste implementazioni per vedere quale funziona meglio.

Qupla

Abbiamo rilasciato la parte 5 e la parte 6 della serie di articoli che esplorano le profondità del Qubic Computation Model (QCM). Restate sintonizzati per almeno altri due articoli di questa serie. Abbiamo anche pubblicato un articolo ELI9 estremamente semplificato che spiega le cose in termini potabili.

La qualità del codice Abra generato è stata seriamente migliorata mettendo a punto alcune ottimizzazioni esistenti ed aggiungendone di nuove. Per il resto è stato speso molto tempo a sperimentare con diversi costrutti di looping per semplificare il codice che altrimenti avrebbe dovuto ricorrere a complesse ricorsioni.

Questi esperimenti sono ancora in corso. Abbiamo anche iniziato un nuovo e migliorato modo di generare codice Verilog ottimizzato per FPGA. Per maggiori informazioni sarà necessario attendere il mese prossimo.

Community

Siamo stati in grado di coinvolgere altri due membri della community che ci stanno aiutando nelle discussioni e contribuiscono alle implementazioni di FPGA.

In primo luogo c’è pmaxuw che ha già creato FPGA specifici per IOTA. Ed a sua volta ha raccomandato e reclutato Beeef, un esperto progettista di FPGA la cui conoscenza, che condivide volentieri, è così vasta che ha alzato il livello dell’intero team FPGA.

Questo mese c’è stata anche molta attività nel canale #qubic su Discord con alcune discussioni molto interessanti. Assicuratevi di leggerle se non l’avete già fatto.

Come sempre, molti ringraziamenti a tutti coloro che vi partecipano. E’ bello vedere tutto l’interesse per quello che stiamo facendo e le domande continuano a costringerci a trovare risposte e correzioni a cose che altrimenti non avremmo potuto perdere. Molti occhi su questo progetto aiutano a non perdere di vista nulla, per quanto banale possa a volte sembrare.

Fino al mese prossimo!


Il testo originale in lingua inglese si trova qui: https://blog.iota.org/qubic-status-update-may-3rd-2019-4931ce442d13


Per ulteriori informazioni in italiano o tedesco trovate i miei contatti a questa pagina.
Se avete trovato utile la mia libera traduzione, accetto volentieri delle donazioni 😉

IOTA:
QOQJDKYIZYKWASNNILZHDCTWDM9RZXZV9DUJFDRFWKRYPRMTYPEXDIVMHVRCNXRSBIJCJYMJ9EZ9USHHWKEVEOSOZB
BTC:
1BFgqtMC2nfRxPRge5Db3gkYK7kDwWRF79

Non garantisco nulla e mi libero da ogni responsabilità.